
Loongson 3A6000 — первый процессор в серии микроархитектур четвертого поколения от Loongson, предназначенный для высокопроизводительных встраиваемых компьютеров, настольных компьютеров и серверов.
Loongson 3A6000 — первый процессор в серии микроархитектур четвертого поколения от Loongson, предназначенный для высокопроизводительных встраиваемых компьютеров, настольных компьютеров и серверов. Он использует собственный набор инструкций Loongson (LoongArch™) и основан на недавно разработанном процессорном ядре LA664.
Превосходная производительность:
▪ Основан на фирменной архитектуре LoongArch™, программная совместимость
▪ Поддерживает многопоточную технологию (SMT2) с 8 логическими ядрами на чипе
▪ Высокоэффективный интерфейс памяти: Поддерживает DDR4-3200, с измеренной пропускной способностью более 42 ГБ/с
▪ Совместимость с унифицированной экосистемой: Поддерживает трансляцию и выполнение приложений в реальном времени на различных архитектурах
▪ Точное управление питанием: Встроенное ядро управления питанием динамически регулирует частоту и напряжение
▪ Поддерживает решения для ускорения отображения: Работает в паре с дискретным графическим мостом 7A2000, используя фирменную конструкцию 3D GPU.
| Тактовая частота | 2,0 ГГц~2,5 ГГц |
| Пиковая скорость обработки | 240 Гфлопс |
| Физические ядра | 4 |
| Логические ядра | 8 |
| Ядра процессора | 64-битное суперскалярное процессорное ядро LA664; поддерживает набор инструкций LoongArch™; поддерживает 128/256-битные векторные инструкции; шестиэтапное внеочередное выполнение; 4 блока с фиксированной точкой, 4 векторных блока и 4 блока доступа к памяти |
| Кэш | Каждое процессорное ядро включает 64 КБ собственного кэша инструкций L1 и 64 КБ собственного кэша данных L1; каждое процессорное ядро включает 256 КБ собственного кэша L2; все процессорные ядра используют общий кэш L3 объемом 16 МБ |
| Контроллер памяти | 2 72-битных контроллера DDR4-3200; Поддержка проверки ECC |
| Высокоскоростной ввод-вывод | 1 контроллер HyperTransport 3.0 |
| Другие устройства ввода-вывода | 1 интерфейс SPI, 1 UART, 2 I2C, 16 GPIO |
| Корпус | Корпус BGA 35 мм × 35 мм, 1190 контактов |
| Управление питанием | Поддержка динамического отключения тактовой частоты основного модуля; поддержка динамического масштабирования частоты основной тактовой частоты; поддержка динамической регулировки напряжения в основной области напряжения |
| Типичное энергопотребление | 38 Вт при 2,5 ГГц |