
Серия ПЛИС Arora-V GW5AT является пятым поколением продуктов семейства Arora® компании Gowin Semiconductor. На базе GW5A в неё интегрировано аппаратное ядро PCIe 3.0, поддержка пользовательских протоколов высокоскоростных приёмопередатчиков SERDES со скоростью от 270 Мбит/с до 12,5 Гбит/с, а также различных протоколов передачи данных, включая 10G Ethernet.
Серия ПЛИС Arora-V GW5AT является пятым поколением продуктов семейства Arora® компании Gowin Semiconductor. На базе GW5A в неё интегрировано аппаратное ядро PCIe 3.0, поддержка пользовательских протоколов высокоскоростных приёмопередатчиков SERDES со скоростью от 270 Мбит/с до 12,5 Гбит/с, а также различных протоколов передачи данных, включая 10G Ethernet. Серия обладает высокопроизводительными блоками DSP с новой архитектурой, поддерживающими ИИ-вычисления, высокоскоростными интерфейсами LVDS и обширными ресурсами блочной памяти BSRAM, характерными для серии GW5A. Также поддерживается самостоятельно разработанный интерфейс DDR3, интегрированы аппаратные ядра MIPI D-PHY и MIPI C-PHY, предлагается несколько типов корпусов. Сочетание этих встроенных ресурсов с технологическим процессом 22 нм SRAM делает серию ПЛИС GW5AT пригодной для применений с низким энергопотреблением, высокой производительностью и требованиями совместимости. В настоящее время серия включает устройства на 15K, 60K, 75K и 138K логических ячеек (LUT).
1.Низкое энергопотребление.
2.Широкий набор базовых логических элементов.
3.Блочное статическое ОЗУ с поддержкой нескольких режимов.
4.Поддержка пользовательских протоколов SerDes со скоростью от 270 Мбит/с до 12,5 Гбит/с, а также различных протоколов передачи данных, включая 10G Ethernet.
5.Поддержка аппаратного ядра PCIe 3.0.
6.Высокопроизводительные блоки DSP с новой архитектурой.
7.Интегрированные новые гибкие многоканальные АЦП передискретизации с высокой точностью, не требующие внешнего источника опорного напряжения. В устройствах на 60K также интегрирован 13-битный АЦП для высокоскоростной выборки сигналов.
8.Поддержка аппаратного ядра MIPI D-PHY RX/TX.
9.Поддержка аппаратного ядра MIPI C-PHY RX/TX.
10.GPIO с поддержкой MIPI D-PHY RX/TX (MIPI IO).
11.Поддержка различных интерфейсов SDRAM, максимальная скорость передачи данных до 1333 Мбит/с по стандарту SSTL15.
12.Поддержка нескольких стандартов уровней ввода-вывода.
13.16 глобальных тактовых сигналов, 12/8/2 высокопроизводительных блоков PLL, 24/20/2 высокоскоростных тактовых каналов.
14.Модули MIPI D-PHY, MIPI C-PHY, PLL и АЦП с поддержкой порта микро-динамического репрограммирования (mDRP).
15.Характеристики режимов программирования и конфигурирования.